1绪论
1.1的来源及意义1958年美国德课题克萨斯仪器公司发明全球第一块集成电路后，随着硅平面技术的发展，一个前所未有的具有极强渗透力和旺盛生命力的新兴产业—集成电路产业诞生了。多年来，世界集成电路产业一直以3-4倍于国民经济增长速度迅猛发展，新技术、新产品不断涌现，单芯片集成度不断提高，功耗的不断降低，集成电路产业朝着SoC(SystemOnChip)的方向快速发展。与此同时，现代集成电路产业链中的测试行业面临着很大挑战。集成电路测试是保证集成电路性能、质量的关键手段之一，发展集成电路产业的三大支撑技术之一。特别是在混合信号SOC集成电路测试领域，IC供应商在测试上的花费接近产品总成本的三成。因此尽可能地降低IC测试费用并保证电路质量，是IC产品具有竞争力的一个重要方面。混合信号技术给当今的半导体制造商们带来的另外一个问题是，以前一些对数字电路只有很小影响的缺陷如今在嵌入式器件中却可能大大改变模拟电路的功能，导致器件无法使用。
为确保这些新型半导体器件达到“无缺陷”水平，需要开发新的测试策略、方法与技术。与标准的消费产品不同，安全领域(刹车，安全气囊等)相关的SoC产品需要高的多的质量和稳定性[’]。由此导致了测试成本的显著增加，使得生产低成本产品变得越来越难。ADC(模数转换器)是最典型的模数混合集成电路，它几乎存在于所有的数字系统中，是使用最多的模数混合集成电路之一【’]。在最新SoC中，大多数都集成了片上ADC是片上系统不可缺少重要组成部分。IEEEStandard1241-2000推荐可靠的、易于实现的ADC测试方法，普遍应用于当代半导体测试行业，以不同的方式用于测试系统中。目前主流的ADC测试建立是使用混合信号测试机。然而，随着通信、医疗、消费电子行业的发展，信号处理器(DSP)性能不断提高，数字系统前端的ADC越来越成为制约整个系统性能的瓶颈。近年来各大半导体供应商研发资源的投入，ADC采样速度可达几百M样本每秒(例如德州仪器14位精度的ADS5474，采样率可以到达400MSPS)，精度可达24比特(Maxim的24位精度的MAX11040)。仅仅使用传统的ADC测试系统的实现方案，对测试机的投资和对ADC的测试时间将增加得令人无法接受。TEEEStandard1241-2000建议的ADC测试方法一般在被测ADC的模拟端输入高精度模拟信号，然后在数字输出端采集大量的样本，最后使用特定的算法来评估各个参数。传统的基于自动测试机的ADC的测试方案，在高精度高速的ADC产品测试中的问题是测试时间过长。主要原因在于两个方面:第一，以泰瑞达公司的J750数字测试机为例，它的测试激励信号的更新率为l0us，对于转换时间小于l0us的被测ADC，测试机产生的激励信号的更新率限制了测试时间的进一步降低[f21。
第二，在传统的基于自动测试机的ADC测试方案中，数据评估算法是在PC上进行后处理的，数据样本通过总线传输到PC上，当测试高精度的ADC的时候，需要传输的样本数量在几k以上，因此耗费大量时间。当代半导体测试领域，SoC的混合信号内建自测试(BIST)方案是被业界认为最有前途的测试方法。测试激励的产生，数据样本的评估都在SoC片内完成。但是由于技术方面的限制，在片内产生高精度模拟信号面临很大的挑战。如果激励信号精度不够，则所测的参数无法反映ADC的性能。所需的测试时间的减小仅仅靠现存技术的小改进是无法达到的。因此，必须开发具有创新意义的测试方法，这种方法必须能够提供极高的并行度，同时又不能使得测试设备的开发变得复杂。本文使用FPGA实现ADC的并行测试，随着并行度的提高，平均每个ADC的测试时间将得到显著减小。1.2混合信号集成电路测试概述随着科技进步和技术创新，集成电路产业己成为现代制造业的重要组成部分，推动着国民经济的发展。
在我国，早期的测试只是作为IC生产中的一个工序存在，测试产业的概念尚未形成。随着人们对集成电路品质的重视，集成电路测试业目前正成为集成电路产业中一个不可或缺的独立行业。测试业是集成电路产业的重要一环。设计、制造、封装、测试四业并举，是国际集成电路产业发展的主流趋势。测试业所占的细分市场在不断扩大，从业人数不断增加。2004年，中国以集成电路产业为主导的电子信息产业的销售收入达到2.65万亿元，比2003年增长40%。集成电路市场规模已经达到2908亿元，同比增长40.2%，高于全球增幅12个百分点。在频繁使用的混合信号集成电路中，数据转换器(ADC与DAC)作为典型的混合信号器件，搭建了模拟和数字世界之间的桥梁。它们决定了一个现代电子系统的整体精度和速度性能。使用结构测试方法来对数据转换器的模拟和数字部分单独测试，是非常困难的，并且不能得出满足所有器件指标的结论[[3J。因此需要将数据转换器测试作为一个实体，同时使用部分功能指标参数。对于用来测试数据转换器的硬件相关的精度来说也有着非常严格的要求。
参考文献
[1] Ohletz M J. Hybrid built in self-test (HBIST) for mixed analogue/digital ICs [C].2ndEuropean Test Conference, ETC91, 1991:307-316.
[2] MATTES H, KIRMSER S P, SATTLER S. Next Generation ADC Massive Parallel Testing withReal Time Parameter Evaluation [J].JOURNAL OF ELECTRONIC Applications, 2006(22):337一350.
[3] Scheffer L, Lavagno L, Martin G著，陈力颖等译.集成电路系统设计、验证与测试.北京:科学出版社，2008.
[4] Michaeli L, Michalko P, Saliga J. A new ADC fast testing method based on the unified error model [J].Measurement, 2008, 41:192-197.
[5] Michaeli L, Saliga J, Michalko P. Triangular testing signal for identification ofunified error model parameters [J].Measurement. 2007, 40:491-499.
[6] Bjorsell N, Handel P. Truncated Gaussian noise in ADC histogram tests [J].Measurement. 2007, 40:36-42.
[7] Holub J, Vedral J. Stochastic testing of ADC-Step-Gauss method [J]. Computer Standards&Interfaces. 2004, 26:251一257.
[8] Venuto D D, Reyneri L. Fully Digital Strategy for Fast Calibration and Test of Sigma-DeltaADCs [J].Microelectronics Journal. 2007,38:140一147.
[9] Jin L, Chen D G} Geiger R. Code-Density Test of Analog-to-Digital Converters Using SingleLow-Linearity Stimulus Signal [C].VLSI Test Symposium, 25th IEEE, 2007.
[10] Bernard S} Comte M. Efficiency of Spectral-Based ADC Test Flows to Detect Static Errors[J].Journal of Electronic Testing: Theory and Applications. 2004, 20:257一267.
[11] SUN J} LI D M. Suppression of Spectral Leakage in ADC Testing [J].MICROELECTRONICS.2007, 37:4.
[12]Cu工6! }-.} J工tiNG H 1a}. A JtUUy Oli TBJt and Jaiu}iC TcC.h uGiogy fOr Hlgh-.c}p2eu A, D vO.Wer t2rS[J].MICROELECTRONICS. 2006, 36:1.
[13]张建强，冯建华，冯建科.基于自动测试系统的ADC测试开发【JJ.仪器仪表学报.2007 28 (2)279-283.
[14]刘书明，罗漫江.信号处理机的高速ADC模块动态性能在线测试【J).电子设计应用.2003(11).
[15]钱宏文，朱燕君.高速ADC电路性能评估系统[JJ.电子与封装.2008 9(8).
[16]崔庆林，蒋和全.高速AD转换器动态参数的计算机辅助测试〔JJ.微电子学.2004, 34(5):505-509.
[17]徐润生.Agilent混合信号测试解决方案一ADC的测试〔JJ.半导体技术.2004. 29(2):55-56.
摘要 4-5
Abstract 5
1 绪论 8-17
1.1 课题的来源及意义 8-9
1.2 混合信号集成电路测试概述 9-10
1.3 ADC测试国内外研究现状 10-15
1.4 本文的主要工作 15-17
2 ADC测试基础 17-30
2.1 ADC的参数定义 17-21
2.1.1 量化误差 17-18
2.1.2 静态参数 18-21
2.1.3 动态参数 21
2.2 ADC的测试激励方法 21-23
2.3 ADC参数提取方法 23-26
2.3.1 时域测试法 23-25
2.3.2 频域测试法 25-26
2.4 FPGA技术概述 26-30
2.4.1 FPGA概述 26-27
2.4.2 HDL语言简介 27-28
2.4.3 IP复用技术 28-30
3 激励信号的产生 30-44
3.1 测试任务的制定和系统框架 30-31
3.2 测试激励产生算法和 FPGA实现 31-42
3.2.1 正弦波合成法 31-38
3.2.2 Sigma-Delta调制法 38-42
3.3 小结 42-44
4 并行测试评估算法实现 44-57
4.1 被测 ADC接口时序的 FPGA实现 44-51
4.1.1 ADC的控制接口时序 45-48
4.1.2 数据接口时序 48-51
4.2 静态参数提取 51-53
4.2.1 偏移量 OFFSET 52-53
4.2.2 增益 GAIN 53
4.3 动态参数提取 53-56
4.3.1 信噪比SNR 55
4.3.2 总谐波失真 THD 55
4.3.3 信号与噪声失真比 SINAD 55-56
4.4 小结 56-57
5 测试结果分析 57-62
5.1 参数提取结果 57-59
5.2 并行测试策略讨论 59-62
结论 62-64
参考文献 64-66