第一章绪论
1.1集成电路发展
从1947年一个晶体管生产,到一九八五年第一块集成电路的出来,到今天的甚大规模集成电路的不断发展，人类社会已经步入以微电子技术为基础的信息时代。国家围绕发展的重大战略需求，国家“十二五”科学技术发展规划中提出在极大规模集成电路制造装备及成套工艺中重点进行45-22纳米关键制造装备攻关，开发32-22纳米互补金属氧化物半导体(Complementary Metal OxideSemiconductor, CMOS)工艺、90-65纳米特色工艺，开展22-14纳米前瞻性研究，形成65-45纳米装备、材料、工艺配套能力及集成电路制造产业链，进一步缩小与世界先进水平差距，装备和材料占国内市场的份额分别达到10%和20%，开拓国际市场。
金属一氧化物一半导体场效应晶体管(metal-oxide-semiconductor field effect transistor, MOSFET)是构成半导体集成电路的基本单元，图1-1 ( a)和(b)分别是NMOS晶体管的截面图与MOS结构截面图。NMOS是以P型硅作为衬底，在其面上扩散了两个N型区，再在上面覆盖一层Si02绝缘层，最后在N区上方用腐蚀的方法做成两个孔，用金属化的方法分别在绝缘层上及两个孔中做三个电极:G(栅极)、S(源极)和D(漏极)。MOS结构与MOSFET相似，只是没有源和漏。
1965年，Intel公司的Gordon E. Moore博士提出Moore定律集成电路上的集成度，即单个芯片上的元件数，每1218个月翻一番，同时特征尺寸缩小万倍a Moore定律一直指导着微电子行业的发展，不断缩小芯片上元件尺寸，已达到高速、低耗等目的。图1-2描述了Intel公司研究成果，反映了MOSFET器件特征尺寸随年代的变化及对其预期尺寸缩小的发展预测。2012年4月Intel公司向市场推出了22nm制成的处理器，目标向更小的节点迈进。国际半导体技术路线图组织(ITRS )在2005年的技术路线图中提出了“后摩尔定律”的概念，即在产品多功能化(功耗、带宽等)需求下，将硅基CMOS与非硅基等技术相结合，以提供完整的解决方案来应对和满足市场的新发展
1.2栅介质材料
1.2.1栅介质材料面临的挑战
迄今MOSFET一直遵循着Moore定律向前发展，器件的尺寸等比例不断缩小。当尺寸缩小到纳米尺度时，人们面对的挑战越来越多，如:微加工技术，电路的互联技术和器件性能的退化，另外还有一些基本的物理和材料的局限。
栅介质材料即为MOS结构中的氧化物层，传统的栅介质材料是Si02，具有很多优点:如良好的绝缘和介电性质，优异的热和电学稳定性，特别是具有极佳的SiOz/Si界面性能，这些优点使Si0:成为目前硅基半导体集成电路的重要组成部分。由图1-3可看出，栅介质层的厚度与器件尺寸有着紧密联系。在器件不断缩小的过程中，为了控制短沟道效应，保持良好的闲值开关特性，栅介质氧化层厚度必须随着沟道长度的缩小按比例下降;但是当Si0厚度减小至低于时，由量子随穿引起的隧穿电流将急剧增大，使功耗增大到器件不能允许的地步，同时界面结构、器件可靠性方面将出现一系列问题，因此栅介质材料成为限制器件缩小的关键因素之一。栅介质层已经不能满足集成度进一步提高的要求，必须寻找可替代材料。根据电容与介电常数、介质层厚度的关系式其中。是真空介电常数;为氧化物相对介电常数，lox氧化层厚度，可知若采用介电常数高的材料可以在相对介电常数增大的情况下通过增大氧化层厚度来保持电容不变，这样便可以实现在不减小栅极电容的同时有足够的物理厚度来降低由于隧穿效应引起的漏电流。这样的材料被称为高介电常数材料(简称high-K材料)
2.3.4 纳米晶存储器结构.......... 41-43
参考文献.......... 43-44
第三章 自制ALD前驱体沉积高K.......... 44-58
3.1 引言.......... 44-45
3.2 自制ALD前驱体沉积.......... 45-47
3.2.1 衬底清洗.......... 45-46
3.2.2 自制ALD前驱体沉积.......... 46-47
3.3 自制ALD前驱体沉积.......... 47-55
3.3.1 薄膜组分.......... 47-49
3.3.2 薄膜生长速率.......... 49-51
3.3.3 薄膜表面平整.......... 51-53
3.3.4 薄膜电学性.......... 53-55
3.4 本章小结.......... 55-56
参考文献.......... 56-58
第四章 GaAs衬底表面预处理与沉积.......... 58-75
4.1 引言.......... 58-59
4.2 化学溶液法表面预处理.......... 59-67
4.2.1 表面平整性的.......... 59-62
4.2.2 不同化学溶液法对.......... 62-65
4.2.3 电学性能.......... 65-67
4.3 ALD前驱体脉冲表面预处理与.......... 67-72
4.3.1 ALD前驱体脉冲表.......... 67-68
4.3.2 界面结构分析.......... 68-71
4.3.3 电学性能.......... 71-72
4.4 本章小结.......... 72-73
参考文献.......... 73-75
结论与展望
本文关注于高介电薄膜材料的原子层沉积(ALD)技术制备、表征及其在微电子领域的应用，采用南京大学MO源研究中。等合成的多种金属有机源前驱体，原子层沉积了四种high-K薄膜材料，确定了自制前驱体的生长特性;对新型半导体材料GaAs的表面预处理方法一化学溶液法和ALD脉冲自清洁法进行了深入表征，优化了ALD在GaAs上沉积high-x材料MOS结构的界面与电学性能;着重研究了ALD制备的基于high-K材料的Hf02/ HLO/A1203/Si堆垛结构纳米晶存储器的结构、存储和保持性能。
主要结论如下:
1.自制金属有机源前驱体ALD沉积high-tc材料的生长特性
(1)采用南京大学MO源研究中心合成的两种铃源( Hf(NMeEt)4 ,Hf(NMe2)a)和两种错源( Zr(NMeEt);和Zr(NEtZ)a)前驱体进行, ZrOz薄膜的一系列ALD沉积实验，对这些自制的金属有机源作为ALD前驱体的可行性进行了验证。实验发现，除了源工作温度过高(180℃以上)，超过其分解温度，不适于ALD系统应用，其它三种有机胺系列的源，均表现出了优异的ALD生长特性。Hf(NMeEt)4, Zr(NMeEt)4源的工作温度分别为120 C,10C , Hf(NMe2)a源工作温度较低为75一80 0C.